Nachrichten

221

Offtopic / Bilderrätsel

« am: 01. June 2005, 08:11 »

Habt ihr schonmal dieses Bilderrätsel gelöst?

http://www.keth.de/unfug/bilderraetsel_v1.php

Ich bin jetzt bei Bild 6. Viel Spaß

222

Lowlevel-Coding / RISC CPU

« am: 31. May 2005, 15:50 »

@urx: probier mal alt gr + m. Da kommt ein µ raus

223

Lowlevel-Coding / RISC CPU

« am: 31. May 2005, 15:29 »

Um mal vom PowerPC weg zu kommen, klar gibt es andere erschwingliche RISC CPUs. Wie z.B. ARM (StrongARM,XScale,...) , die sind in fast jedem PDA verbaut, und Cracks können daruaf sogar Linux installieren und laufen lassen . Kostenpunkt: ab 200€, wenn nicht gar billiger (soviel hat meiner gekostet).

224

Lowlevel-Coding / Sprung R0 nach R1

« am: 31. May 2005, 14:05 »

Unter AMD64 im LongMode gibt es immernoch eine TSS, aber wirklich NUR EINE! Da stehen die Stackpointer für die einzelnen Ringe drin plus noch ein paar extra Stack Pointer, die man, wenn man will, für seine Interrupts verwenden kann.

225

OS-Design / Netzwerkprotokolle und alles was dazu gehört

« am: 29. May 2005, 22:14 »

Und da du ja bei den Netwerkkarten starten musst, hier noch ein Link wo die Kartenspezifikationen stehen

http://www.osdever.net/cottontail/#Ethernet

226

tyndur / Systemvorraussetzungen

« am: 29. May 2005, 22:12 »

PAE wurde 1995 zusammen mit Intels Pentium Pro eingeführt

227

tyndur / Systemvorraussetzungen

« am: 29. May 2005, 15:53 »

Wer GRUB auf seinem Rechner installiert hat braucht weder FDD noch CDROM, so wie ich . Einfach in GRUB eintragen und los gehts

228

Lowlevel-Coding / RISC CPU

« am: 28. May 2005, 21:31 »

Em, der Crusoe und der Efficeon von Transmeta sind KEINE RISC CPUs, das sind VLIW CPUs, das ist leicht etwas anderes (genau wie die Itaniums von Intel)

229

Offtopic / AMD64 Compiler

« am: 27. May 2005, 22:51 »

Ja, dieses Vorgehen ist auch für ne 32bit Plattform gedacht . Wer auf 64bit arbeitet braucht sich ja keinen Compiler zu kompilieren.

230

Lowlevel-Coding / RISC CPU

« am: 27. May 2005, 22:47 »

Das mit der Abwärtskompatibilität ist beim PowerPC ja so eine Sache, der  hat nunmal keine 30 jährige Geschichte hinter sich, dennoch wurde er so designt, das man 68k Code gut emulieren kann, damit die Software der ersten Macs auch darauf läuft, denn die hatten komplett andere CPUs.
Intel hat das bei der IA-64 auch versucht, war leider viel viel zu langsam. obwohl es eigentlich geht. Der Transmeta Crusoe / Efficeon ist genau wie der Itanium von Intel ein VLIW Processor, aber die Code Morphing Software setzt den Code so gut von x86 um, dass man die Dinger mit Software im ROM als x86 Prozessoren kaufen kann

231

Lowlevel-Coding / Sprung R0 nach R1

« am: 27. May 2005, 22:37 »

Ja, wird aber nicht so benutzt wie man sich das früher ausgedacht hatte

232

Lowlevel-Coding / RISC CPU

« am: 27. May 2005, 14:30 »

Naja auch mit Hard- und Software Unterstützung hängen Macs gut hinterher, bsp: Vor einiger Zeit bin ich an etwas Mac Hardware gekommen, einen PowerMac G3, nur ohne Tastatur, Maus, Bildschirm. Ich hab dann Wochenlang versucht irgendwo Adapter herzubekommen um mein normales Equipment anzuschließen, hat aber leider nich geklappt, jetzt habe ich nur noch die CPU bei mir an der Wand hängen

233

OS-Design / Zum Thema Mikrokernel

« am: 27. May 2005, 14:23 »

Wer nen Puffer unbedingt Im Stack anlegen muss ist selbst Schuld wenns abschmiert.

Lokale Variablen und demnach auch lokale Puffer werden meistens auf dem Stack abgelegt. Das ist halt so!

234

Lowlevel-Coding / RISC CPU

« am: 27. May 2005, 14:20 »

@ Roshl: AMD64 hat auch mehr Register! Lieber beim PC bleiben als zu den Maccies zu wechseln (meine Meinung)

235

Lowlevel-Coding / RISC CPU

« am: 27. May 2005, 14:18 »

Holen und welche: nun ja ich habe schon eine, in meinem Sharp Zaurus ist ein Intel StrongArm mit 206 MHz verbaut, und ich bin damit zufrieden, mein darauf laufendes Linux auch .

was haltet ihr von dem powermac G5 mit 1,35GHz frontsidebus?

Klingt immerwieder erstaunlich wie hoch bei manchen der Frontside Bus geht, aber das Athlon64 FX-53 hat noch mehr (1600MHz HT-Bus).
Wer es unbedingt braucht sollte es sich holen. Ich tue es nicht weil ich kein MacUser bin

236

Lowlevel-Coding / Wieviele Takte benötigt ein Befehl?

« am: 27. May 2005, 13:52 »

Aber du weist schon das jmp und call nicht wirklich das gleiche machen ?

237

Lowlevel-Coding / Sprung R0 nach R1

« am: 27. May 2005, 13:43 »

Wenn du zwischen den einzelnen Protection-Rings hin und her springen willst brauchst du nur ein TSS, weil darin die Stack Pointer für die höheren Privileg-Stufen gespeichert sind. Um von einer niederen in eine höher privilegierte Stufe zu kommen braucht man ein Call, Int oder Trap Gate. Andersherum geht es mit einem Einfachen Iret. Und dabei wird das TSS nicht geswitched!

238

Offtopic / AMD64 Compiler

« am: 27. May 2005, 13:34 »

Also erstmal noch vorher, ein x84-64 kompatibler Assembler wäre YASM, hat sogar NASM Syntax. Für den 64bit C Compiler solltest du folgendes tun:
- du brachst erstmal die kompletten Sourcen von den binutils und von gcc.
- dann konfigurierst du erstmal die binutils auf ein x86-64 Target:
   configure --target=x86_64-unknown-linux
- und einfach per make compilieren
- danach gcc konfigurieren:

configure --target=x86_64-unknown-linux --enable-languages=c --disable-shared --disable-multilib --enable-threads=single

dabei musst du aber darauf achten das die CFLAGS auf "-O2 -Dinhibit_libc" gesetzt sind

- danach wieder mit make compilieren und schon hast du einen 64bit C Compiler
- und das funktioniert zumindest auf Linux so ähnlich (also bei mir )

239

Lowlevel-Coding / Wieviele Takte benötigt ein Befehl?

« am: 26. May 2005, 19:59 »

Nur gut das GCC hochoptimierten Code ausspuckt und man so beruhigt in C/C++ coden kann ohne sich über die Performance sorgen zu machen

240

Lowlevel-Coding / RISC CPU

« am: 26. May 2005, 19:54 »

Die AMD64 CPUs sind immernoch CISCs, leider wollte AMD seinen Prozessor nicht noch radikaler umstellen (bis jetzt nur Wegfall von Hardwaretaskswitching, Wegfall der Segmentierung, mehr Register). Schade eigentlich.