http://de.wikipedia.org/wiki/Integrierter_Schaltkreis#Herstellung_integrierter_Schaltungen
Ja, die Grafik zeigt recht deutlich, wie Leiterbahnen auf mehreren Ebenen liegen.
Folglich besteht der aktive Teil einer CPU lediglich aus den Transistoren in der unteren Ebene und den Kupferleitungen darüber. Demnach hat sich auch meine Frage nach den Verzweigungen von Signalwegen geklärt. Wie ich jetzt herauslesen konnte verhalten sich FPGA ebenfalls entsprechend.
Woher kommt jedoch die hohe Laufzeit von langen Signalwegen bei FPGAs? Bestehen dort die Leitungen aus Transistoren? Dachte die Latenz hätte was mit der Schaltgeschwindigkeit zu tun, im Kupferleiter sollte die Ausbreitung des Signals mit etwa 60% der Lichtgeschwindigkeit gehen.
Gegen die parasitären Kapazitäten würde ich spontan mit GND abschirmen. Mehrere verschiedene Takte würde ich vermeiden, höchstens ein Vielfaches des Pipeline-Takts für den Bus, um bei vielen Teilnehmern den Durchsatz zu erhöhen, falls es denn technisch möglich ist.
Frage 1 [ x ]
Frage 2 [ x ]
Frage 3 [ 1/2 ]
Frage 4 [ x ]